AMD邏輯技術發展副總裁Nick Kepler表示，作為首度發表在45納米技術使用沉浸光刻技術與超低介電值金屬層間介電層的微處理器製造廠商，AMD與IBM繼續在微處理器製程技術上貢獻新猷。沉浸光刻技術將讓我們能夠加強微處理器在設計定義與製造方面的一致性，從而增加我們為顧客提供高精密度產品的能力；而超低介電值的金屬層間介電層，將進一步提高我們在領先業界的微處理器每瓦功效，使我們所有的顧客受益。這項宣佈再次證明了IBM與AMD在研究與發展方面的緊密合作。

目前的製程技術是使用傳統光刻技術，在超越65納米製程技術的微處理器設計上有極多限制。沉浸光刻技術使用透明液體來填滿重複光刻系統步驟的投影鏡頭、與含有數百個微處理器的晶圓間空隙；這項在光刻技術方面的進步，提升了聚焦程度並改善影像精確度，進而加強晶片層級的效能與製程效率。相對於無法開發製造層級沉浸光刻技術製程以推出45納米微處理器的競爭對手，沉浸光刻技術將使AMD與IBM更具備製程優勢，例如，一個SRAM記憶體晶胞的效能可藉由這項加強的製程能力而顯示15%的提升，而不需依賴成本較高的雙重曝光技術。

此外，使用多孔超低介電值介電層以降低金屬層間的電容量與導線延遲，對於進一步提升微處理器效能與減少能源耗損是非常重要的步驟。這項技術來自於在領先業界的超低介電值製程整合之發展，降低了技術層間介電層的介電常數，同時保持了機械上的優勢。與傳統低介電值介電層相比，增加超低介電值的金屬層間介電層可減少約15%導線相關延遲。

IBM半導體研究與開發中心的技術開發副總裁Gary Patton表示，45納米的沉浸光刻技術與超低介電值金屬層間介電層的推出，是將我們在Albany Nanotech Center的突破性研發工作成功技術轉移至IBM位於 紐約East Fishkill的300毫米矽圓製造與開發線、以及AMD位於德國Dresden的300毫米矽圓生產線的初期成果。與AMD以及我們合作夥伴領先技術的成功整合，展現了IBM在合作創新模式上的優異能力。

AMD與IBM在電晶體應變技術上持續加強，促使電晶體效能不斷提升，同時克服了整個業界在升級到45納米製程技術時所面臨的幾何相關尺寸問題。除了45納米電晶體封裝密度的提升，相比於非應變式電晶體，IBM與AMD在p-通道電晶體驅動電流方面提升了80%，而在n-通道電晶體驅動電流方面則提升了24%。這項成就，為目前45納米製程技術上所公佈最佳的CMOS效能。

IBM與AMD自2003年1月開始便攜手合作開發新一代半導體製造技術。在2005年11月，雙方宣佈延長其共同開發工作直至2011年，並將涵蓋32納米與22?米製程技術世代。